

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-047962

(43)Date of publication of application : 26.02.1993

(51)Int.Cl.

H01L 23/28

H01L 23/00

H01L 23/04

(21)Application number : 03-200335

(71)Applicant : FUJITSU LTD

FUJITSU VLSI LTD

(22)Date of filing : 09.08.1991



(72)Inventor : ISHIZAKI TATSUHIKO

(54) SEMICONDUCTOR DEVICE AND SHIELDING METHOD THEREOF

(57)Abstract:

PURPOSE: To provide the title shielding method of semiconductor device capable of efficiently shielding a semiconductor device especially packaged on a printed circuit board in relation to the shielding method of the semiconductor device having a plastic-made package mounted on a printed circuit board.

CONSTITUTION: The title shielding method of a semiconductor device having a plastic-made package 11 mounted on a printed circuit board is composed of the shielding method of the substrate 10 wherein exposure holes 11a for exposing grounding terminals 12a inside the package 11 of this semiconductor device 10 are made in the surface of this package 11 so that the conductive cases inserted into the package 11 of the semiconductor 10 mounted on the printed circuit board may be fixed by the conductive paste filled in the exposure holes 11a.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-47962

(43)公開日 平成5年(1993)2月26日

(51)Int.Cl.⁵

識別記号

庁内整理番号

F I

技術表示箇所

H 0 1 L 23/28

F 8617-4M

23/00

B 7220-4M

23/04

D 7220-4M

審査請求 未請求 請求項の数2(全 3 頁)

(21)出願番号 特願平3-200335

(22)出願日 平成3年(1991)8月9日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(71)出願人 000237617

富士通ヴェルエスアイ株式会社

愛知県春日井市高蔵寺町2丁目1844番2

(72)発明者 石崎 達彦

愛知県春日井市高蔵寺町二丁目1844番2

富士通ヴェルエスアイ株式会社内

(74)代理人 弁理士 井桁 貞一



(54)【発明の名称】 半導体装置のシールド方法及び半導体装置

(57)【要約】

【目的】 プリント基板に搭載されたプラスチック製のパッケージを有する半導体装置のシールド方法に関し、特にプリント基板に実装された半導体装置を効果的にシールドできる半導体装置のシールド方法の提供を目的とする。

【構成】 プリント基板に搭載されたプラスチック製のパッケージ11を有する半導体装置10のシールド方法において、半導体装置10のパッケージ11内の接地用のグランド端子12aを露出する露出孔11aをこのパッケージ11の表面に設け、プリント基板に搭載された半導体装置10のパッケージ11に嵌着した導電性ケースを露出孔11aに充填した導電性ペーストにより固定するように半導体装置のシールド方法を構成する。

本発明の半導体装置の実施例と説明するための図



【特許請求の範囲】

【請求項 1】 プリント基板(20)に搭載されたプラスチック製のパッケージ(11)を有する半導体装置(10)のシールド方法において、半導体装置(10)のパッケージ(11)内の接地用のグランド端子(12a)を露出する露出孔(11a)を、このパッケージ(11)の表面に設け、プリント基板(20)に搭載された半導体装置(10)のパッケージ(11)に嵌着した導電性ケース(30)を、露出孔(11a)に充填した導電性ペースト(40)により固定することを特徴とする半導体装置のシールド方法。

【請求項 2】 プラスチック製のパッケージ(11)の表面に、このパッケージ(11)内のグランド端子(12a)を露出する露出孔(11a)を設けたことを特徴とする半導体装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、プリント基板に搭載されたプラスチック製のパッケージを有する半導体装置のシールド方法、特にプリント基板に実装された半導体装置を効果的にシールドできる半導体装置のシールド方法に関する。

【0002】プリント基板に搭載された半導体装置が動作する際には多かれ少なかれノイズ(電磁波)を発生する。半導体装置からのノイズの発生を完全に抑えることは避けられないことであるので、個々の半導体装置を効果的にシールドできる方法が望まれている。

【0003】

【従来の技術】複数の半導体装置やその他の電子部品等を混在して搭載したプリント基板を金属ケース等に收容し、プリント基板単位でシールドする方法は従来から良く行なわれている。しかし、プリント基板に搭載された半導体装置を効果的に個々にシールドする方法はなかった。

【0004】

【発明が解決しようとする課題】このため、プリント基板間でのシールドは十分にできるものの、プリント基板内での半導体装置間のシールドができないという問題があった。

【0005】本発明は、このような問題を解消するためになされたものであって、その目的はプリント基板に実装された半導体装置を効果的にシールドできる半導体装置のシールド方法を提供することにある。

【0006】

【課題を解決するための手段】前記目的は、図 1 及び図 2 に示すようにプリント基板 20 に搭載されたプラスチック製のパッケージ 11 を有する半導体装置 10 のシールド方法において、半導体装置 10 のパッケージ 11 内の接地用のグランド端子 12a の一部を露出する露出孔 11a を、このパッケージ 11 の表面に設け、プリント基板 20 に搭載され

た半導体装置 10 のパッケージ 11 に嵌着した導電性ケース 30 を、露出孔 11a に充填した導電性ペースト 40 により固定することを特徴とする半導体装置のシールド方法により達成される。

【0007】

【作用】本発明の半導体装置のシールド方法は、半導体装置 10 のパッケージ 11 の表面に、このパッケージ 11 内のグランド端子 12a の一部を露出する露出孔 11a を設けて置き、そして、プリント基板 20 に搭載された半導体装置 10 のパッケージ 11 に嵌着した導電性ケース 30 を露出孔 11a に充填した導電性ペースト 40 により固定するように構成している。

【0008】したがって、半導体装置 10 は、グランド(接地)された導電性ケース 30 内に收容されるから、自ら発生したノイズは導電性ケース 30 外に漏れることもなく、また、外部からのノイズが導電性ケース 30 内に侵入することもなく、プリント基板上で個々の半導体装置間が効果的にシールドされることとなる。

【0009】

【実施例】以下、本発明の半導体装置の一実施例及び半導体装置のシールド方法の一実施例について図 1 及び図 2 を参照して説明する。図 1 は、本発明の半導体装置の一実施例を説明するための図で、同図(a)は半導体装置の側断面図、同図(b)は半導体装置の平面図である。

【0010】また、図 2 は、本発明の一実施例の半導体装置のシールド方法を工程順に説明するための要部側断面図である。なお、図 1 及び図 2 において、同一部品、同一材料等に対しては同じ符号を付与してある。

【0011】本発明の半導体装置の一実施例は、図 1 (a) 及び図 1 (b) に示すように、プラスチック、例えば、エポキシ系樹脂をモールド成形してなる QFP (Quad FlatPackage) 構造の半導体装置 10 のパッケージ 11 の表面に露出孔 11a を設け、このパッケージ 11 内のグランド端子 12a の一部を露出させて構成したものである。

【0012】このような露出孔 11a は、半導体チップをモールド成形して樹脂封止する際に使用するモールド金型の、例えば、上型のキャビティの内面に突起(図示せず)を設けることにより容易に形成できる。

【0013】この突起の先端は、半導体チップ 13 を搭載したリードフレーム 12 を装着したモールド金型の下型(図示せず)に上型をセットした際に、リードフレーム 12 のグランド端子 12a に当接するように形成されていることは勿論である。

【0014】次に、図 2 を参照して本発明の半導体装置のシールド方法の一実施例、すなわちプリント基板 20 に搭載された如上の半導体装置 10 を導電製ケース、例えば、アルミニウム製のシールドケース 30 でシールドする方法について説明する。

【0015】本発明の半導体装置のシールド方法の一実施例においては、まず、図 2 (a) 及び図 2 (b) に示すよ

うに、プリント基板20のはんだ付け用ランド21に半導体装置10のグランド端子12a及び信号端子12b(図1参照)をはんだ付けし、半導体装置10をプリント基板20に搭載する。


【0016】この後、図2(c)に示すように、例えば、銀微粉末をエポキシ系樹脂に分散させてなる導電性ペースト40を半導体装置10のパッケージ11の表面に設けてある露出孔11aに充填してから、シールドケース30をパッケージ11に嵌着する。

【0017】そして、かかる状態のプリント基板20を100～150度C程度の温度で30分前後加熱して導電性ペースト40を硬化すると、シールドケース30はパッケージ11に固定されるとともに、この導電性ペースト40を介してグランド端子12aに接続して接地されることとなる。

【0018】したがって、このシールドケース30によりシールドされた半導体装置10が発生したノイズは外部に

【図1】

本発明の半導体装置の一実施例と説明するための図



漏洩することなくなり、また外部のノイズがシールドケース30内に侵入することなくなる。

【0019】

【発明の効果】以上説明したように本発明は、プリント基板に実装された半導体装置を効果的にシールドできる半導体装置のシールド方法を提供する。

【図面の簡単な説明】

【図1】は、本発明の半導体装置の一実施例を説明するための図、

【図2】は、本発明の一実施例の半導体装置のシールド方法を工程順に説明するための要部側断面図である。

【符号の説明】

10は、半導体装置、11は、パッケージ、11aは、露出孔、12は、リードフレーム、12aは、グランド端子、12bは、信号用端子、13は、半導体チップ、20は、プリント基板、21は、はんだ付け用ランド、30は、シールドケース、40は、導電性ペーストをそれぞれ示す。

【図2】

本発明の一実施例の半導体装置のシールド方法を工程順に説明するための要部側断面図

